29进制计数器的设计电路图该怎么画?
在工作区上方可以选择的器件里面，选择“放置基楚原件”，会有一个对话框，选择电阻的就行了，旁边选择阻值，也可以放置之后双击电阻修改阻值。用同步置零设计7进制计数器，显示选用数码管完成。
用门电路实现C=！Q13&！Q12&Q11&！Q10&Q03&！Q12&Q11&！Q10，C取反再与两片74160的/CLR相连，这样，当计数值为29时，马上复位变为0，有效计数值为0~28，就是29进制计数器。
电路组成 电路由秒脉冲发生器、计数器、译码器、显示电路、报警电路和辅助控制电路五部分组成，见右图。其整机电路如下图所示，印制板电路如左图所示。
以74190为基本元件,设计一个递减计数器
对clk上升沿触发计数，D/U=1减法计数；D/U=0 加法计数。TC：加法：0~8低电平9高电平，减法：9~1低电平0高电平。RCO：加法：0~9上半部分高电平9后半部分低电平。减法“9~0上半部分高点平0后半部分低电平。
看功能表，先把CP2接到QA，变成模10，再用两个模10做成一个模10和一个摸6。一般说计数器主要由触发器组成，用以统计输入计数脉冲CP的个数。计数器的输出通常为现态的函数。
） 利用两片74ls192分别作为六十进制计数器的高位和低位，分别与数码管连接。把其中的一个芯片连接构成十进制计数器，另一个通过一个与门器件构成一个六进制计数器。
用两片74ls290设计24进制计数器,还带上电路图
LS90就是十进制计数器，可以做十位，个位计数器。而要解决是问题是个位向十位进位，逢24回零，实现24进制计数，最大数是23。
用290设计一个24进制的计数器的原理如下。先将两芯片均接成十进制计数器，连接成100进制计数器，再借助74LS290的异步清零功能。
LS90是2-5十进制异步计数器，您要先做八进制连接7490到十进制(CP1和Q0， CP0作为输入，Q3作为输出为十进制)，然后使用异步数跳过一个状态来实现八进制计数。把数字从000调到111。
用两个74LS192构成十进制加计数器功能表——急求!!!
1、下面以两个74LS192级联构成两位十进制计数器控制实现0.0~9V的切换为例。
2、LS192是属8421BCD码的十进制计数器，其功能真值表如表4所示。其中MR是异步清零端，高电平有效。PL(———)是并行置数端，低电平有效，且在MR=0有效。CPU和CPu是两个时钟脉冲，当CPd=1，时钟脉冲由CPU端接入。
3、ls192引脚图及功能表74LS192是双时钟方式的十进制可逆计数器。(bcd，二进制)。，◆，CPU为加计数时钟输入端，CPD为减计数时钟输入端。，◆，LD为预置输入控制端，异步预置。
4、ls192是十进制加/减计数器，计数到26时，产生一个复位信号，使两片计数器复位回0。用两片显示译码器74LS48，直接驱动两个共阴数码管显示。电路图即仿真图如下，这是计数到最大数25时的截图。
5、LS192是双时钟方式的十进制可逆计数器。(bcd，二进制)。◆ CPU为加计数时钟输入端，CPD为减计数时钟输入端。 ◆ LD为预置输入控制端，异步预置。 ◆ CR为复位输入端，高电平有效，异步清除。
cd4017电路图管脚各有什么作用?
1、CD4017是个10进制的计数器/除法器。\x0d\x0a电源和地管脚的功能就不用说了吧。\x0d\x0aClock接输入的脉冲。\x0d\x0aReset为低时正常工作，置高时重新计数。
2、每输入10个脉冲就可以在进位端CO得到一个进位脉冲，线路中D1是为了防止电源极性接反．C1是滤波电容防止干扰信号进入、R1是限流电阻。CRCR3在每次接通电源时分别给ICIC3清零，使两块CD4017的YO端为高电平。
3、CD4017是一款常用的十进制计数器芯片。虽然它通常用于数字计数应用，但可以利用其特性构建简单的水位传感器。基于CD4017的水位传感器通常使用一系列传感器来检测液体的不同水位，并将其连接到CD4017芯片的输入引脚。
4、由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。CD4017的管脚分布图如图5-3所示。
二十进制加法计数器
计数器能累计输入脉冲的数目，可以进行加法、减法或两者 兼有的计数，可分为二进制计数器、十进制计数器及任意进 制计数器。
获得N进制计数器常用的方法有两种：一是用时钟触发器和门电路进行设计；二是用集成计数器构成。在用已有的集成计数器产品构成N进制计数器时，可经外电路的不同连接得到。
3是“二进制、可预置、加减计数器”，即在D0-D3上预置一个2进制数，PL引脚下跳沿将其送至Q0-Q3，此时如在CPU引脚上出现脉冲，Q0-Q3的数字就递增；如在CPD引脚上出现脉冲，Q0-Q3的数字就递减。
你好：我举个例子来说明一下吧。比如4位的二进制和十进制计数器，4为二进制的各个管脚状态是从0000~1111，而十进制是从0000~1001(1010)。管脚状态就是一个明显的区分方法。希望我的回答能帮助到你。
利用D触发器构成计数器，数字电路实验设计：D触发器组成的4位异步二进制加法计数器。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为 设计方案：用触发器组成计数器。
