74ls191引脚图及真值表（74ls197引脚图及功能）

74LS194的引脚图和功能

Ls194的工作方式为右移；将输出端QQQQ0分别接四个彩灯，这样在时钟脉冲的作用下，实现彩灯循环。

LS194是相对较为灵活的一个电子器件，既可完成左移，又可完成右移，功能相对较为完善，广泛应用于电路设计中。

第一图是D触发器，第二个图是R-S触发器。74LS194内部结构图如下，所用的寄存器是R-S触发器。

图中74LS74为上升沿触发的D触发器，~PR为置1端（低有效），~CLR为置0端（低有效）。当J1=0时，两片D触发器输出端均为1即S1=S0=1，通过接入74LS194，此时实现的是并行输入功能。

CT74LS190没有专门的置0输入端，但可以借助于数据D3D2D1D0=0000时，实现计数器的置0功能。74LS190的引脚图、功能表如下图所示。

LS191是4位二进制可逆可预置计数器，用作十进制计数需要加别的电路才能完成，建议改为74LS192，是十进制可逆可预置计数器，管脚功能只有第5脚有一点区别，其它一样。

本设计采用555作为振荡电路，由74LSl974LS48和七段共阴LED数码管构成计时电路，具有计时器直接复位、启动、暂停、连续计时和报警功能。该电路制作、调试简单，采用普通器件，一装即成。

ls192引脚图及功能表74LS192是双时钟方式的十进制可逆计数器。(bcd，二进制)。，◆，CPU为加计数时钟输入端，CPD为减计数时钟输入端。，◆，LD为预置输入控制端，异步预置。

◆ LD为预置输入控制端，异步预置。 ◆ CR为复位输入端，高电平有效，异步清除。 ◆ CO为进位输出：1001状态后负脉冲输出， ◆ BO为借位输出：0000状态后负脉冲输出。

ls192中的引脚中带小圆圈表示0有效，而不带小圆圈的表示1有效。其实，这不只是74LS192，凡是数字集成电路的功能输入引脚和功能输出脚都是这个规定。

LS192是十进制计数器，要用两片74LS192设计78进制计数器，利用计数到78，产生一个复位信号，加到两个计数器的清0引脚上，使计数器回0，实现改制。

LS192是属8421BCD码的十进制计数器，其功能真值表如表4所示。其中MR是异步清零端，高电平有效。PL(———)是并行置数端，低电平有效，且在MR=0有效。CPU和CPu是两个时钟脉冲，当CPd=1，时钟脉冲由CPU端接入。

以上为74ls192的引脚。以下为功能：P0、PPP3为计数器输入端，为清除端，Q0、QQQ3为数据输出端。

LS192芯片是一个具有双计数功能的芯片，既可以做加计数，也可以做减计数。

74ls191引脚图及真值表（74ls197引脚图及功能）

1、LS74是双D触发器。功能多，可作双稳态、寄存器、移位寄存器、振荡器、单稳态、分频计数器等功能。74LS74这个集成块是一个双D触发器，其功能比较的多，可用作寄存器，移位寄存器，振荡器，单稳态，分频计数器等功能。

2、第一图是D触发器，第二个图是R-S触发器。74LS194内部结构图如下，所用的寄存器是R-S触发器。

3、利用JK触发器设计一个异步四进制计数器（可采用74LS73），并用示波器观测电路输入、输出波形。设计一个模21的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录电路的所有有效计数状态。

4、LS148 是8 线-3 线优先编码器，共有 54/74148 和 54/74LS148 两种线路结构型式，将 8 条数据线(0-7)进行 3 线(4-2-1)二进制(八进制)优先编码，即对最高位数据线进行译码。

5、LS74是一个双D触发器，可以用来设计二位二进制加法计数器。二进制加法计数设计如下：原理：74LS74为双D触发器，即带有两个D触发器，令其各为一个计数器，再将其串联即可形成一个加法金属器。LS74是双D触发器。